

PEGASO
Università Telematica

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. LA CPU COME RETE SEQUENZIALE 3

2. IMPLEMENTAZIONE A CICLO SINGOLO.....7

3. PRELIEVO ED ESECUZIONE DELL'ISTRUZIONE 8

BIBLIOGRAFIA 9

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. La CPU come Rete Sequenziale


Il *processore*, indicato con l'acronimo CPU, iniziali di *Central Processing Unit* (Unità Centrale di Elaborazione) è la parte attiva di un computer il cui compito è l'esecuzione delle istruzioni.

All'interno della CPU troviamo le due unità fondamentali coinvolte nella esecuzione dell'istruzione:

- l'*Unità di Controllo* (UC)
- l'*Unità di Elaborazione Dati,* indicata in inglese con il termine *datapath* (percorso dei dati)

che **operano in stretta connessione tra loro**: l'Unità di Controllo in base al *Codice Operativo* dell'istruzione calcola i valori dei segnali di controllo utilizzati dall'Unità di Elaborazione Dati per effettuare le operazioni che determinano l'esecuzione dell'istruzione.

Dal punto di vista circuitale la CPU è una *Rete Sequenziale*. Quindi, in base allo schema generale richiamato qui di seguito, al suo interno sono presenti i **Registri** per la memorizzazione dello *stato* e i circuiti della **Rete Combinatoria** che calcola i valori *output*:




Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Per presentare i concetti fondamentali del processo di esecuzione di una istruzione, descriviamo la strutturazione del circuito della **CPU dell'Architettura MIPS** limitatamente ad un INSIEME RIDOTTO DI ISTRUZIONI DI BASE che comprende:

- le istruzioni Aritmetico-Logiche con formato di Tipo R ***add, sub, and, or, nor, slt***
- le istruzioni di trasferimento dati ***lw*** e ***sw***
- l'istruzione di salto condizionato su uguaglianza ***beq***.

Allo scopo di mettere in evidenza i passi fondamentali del processo di esecuzione di tali istruzioni, iniziamo con la descrizione di un primo approccio relativo ad una implementazione semplificata. Successivamente verrà presentato un secondo approccio introdotto per migliorare le prestazioni dell'Hardware del computer.

Utilizziamo lo schema del circuito della CPU riportato nel libro di testo "D. A. Patterson, J. L. Hennessy, Struttura e progetto dei calcolatori, Zanichelli". In tale schema gli elementi relativi ai *segnali di controllo* e all'*Unità di Controllo* sono indicati con il colore azzurro:



Nello schema non è riportato il **SEGNALE DI CLOCK** che determina la temporizzazione del sistema, ma è sottintesa la sua presenza necessaria per la sincronizzazione delle operazioni. Il *segnale di clock* si dirama all'interno del circuito raggiungendo tutti i dispositivi che effettuano i cambiamenti di stato sul *fronte attivo* ricevendo valori *input* stabili.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La **MEMORIA** del computer è costituita dal blocco di registri **esterno** alla CPU dove sono memorizzati il programma e i dati.

La CPU interagisce con la Memoria sia per prelevare l'istruzione da eseguire, sia per la scrittura o la lettura dei dati coinvolti nella esecuzione delle relative operazioni.

Nello schema semplificato riportato nella precedente figura, per facilitare la descrizione delle operazioni, la Memoria viene riportata separando in due blocchi distinti, denominati *Memoria Istruzioni* e *Memoria Dati*, i registri che contengono il programma e quelli che contengono i dati.

Il trasferimento delle informazioni tra la Memoria e la CPU avviene mediante dei canali di comunicazione detti **BUS** che non sono riportati nello schema.

Il blocco dei registri di Memoria ha dimensione maggiore e accesso più lento rispetto al blocco dei *Registri del processore* che si trova all'interno della CPU.

Poiché la velocità di accesso ai registri di Memoria da parte della CPU è un fattore critico che influenza notevolmente le prestazioni Hardware, si è avuto un notevole sviluppo delle strategie di progetto e di comunicazione tra queste parti fondamentali del computer. Le idee alla base delle tecniche di progetto più utilizzate sono descritte nel contesto dell'A*nalisi delle prestazioni Hardware.*

All'interno della CPU sono presenti **DISPOSITIVI DI MEMORIZZAZIONE** di piccole dimensioni ad accesso molto veloce costituiti da:

- il registro di 32 bit denominato *Program Counter* (PC),
- il blocco dei 32 *Registri del processore*.

Il ***Program Counter*** contiene l'indirizzo di accesso in Memoria utilizzato per prelevare l'istruzione in Linguaggio Macchina che deve essere eseguita.

La sequenza di 32 bit che rappresenta l'istruzione MIPS letta dalla Memoria è indicata con la notazione *Istruzione*[31-0].

Sulle linee che trasportano le informazioni contenute nei *campi* dell'istruzione viene indicata la relativa posizione dei bit mediante sottointervalli della sequenza *Istruzione*[31-0], facendo riferimento alla numerazione dei bit da 0 a 31 a partire da destra.

Il blocco dei ***Registri del processore*** contiene gli operandi ed i risultati coinvolti nella *fase di esecuzione* dell'istruzione.

All'interno della CPU nella **parte COMBINATORIA** del circuito si distinguono i seguenti dispositivi indicati sinteticamente:

- tre *circuiti combinatori* costituiti da due *Sommatori* e dall'*ALU*,
- tre *moduli combinatori* costituiti da *Multiplexer*,

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

- il *circuito combinatorio* denominato "*Estensione del segno*" che consente di passare dalla rappresentazione input a 16 bit a quella output a 32 bit,
- il *circuito combinatorio* denominato "*Shift a sinistra di 2*" che consente di shiftare di due posizioni verso sinistra una sequenza input di 32 bit, ponendo a 0 i bit nelle due posizioni meno significative rimaste vuote, una *porta* AND che riceve in *input* un segnale di controllo fornito dalla *Unità di Controllo* ed un segnale fornito dall'*ALU*.

Come nel caso della Rete Combinatoria che implementa l'ALU, anche nella parte combinatoria della CPU i segnali si diramano lungo tutti i collegamenti che la costituiscono, ma **solo una parte del circuito contribuisce a determinare il risultato** delle operazioni connesse all'esecuzione dell'istruzione.

Altre computazioni che avvengono contemporaneamente sono ininfluenti.

Le parti del circuito della CPU coinvolte nell'esecuzione delle varie istruzioni sono relative a parti diverse del circuito generale della CPU riportato nello schema, e verranno evidenziate descrivendole separatamente.

PEGASO
Università Telematica


Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Implementazione a ciclo singolo

La *Rete Sequenziale* che implementa la CPU del MIPS è sincronizzata utilizzando la tecnica di TEMPORIZZAZIONE SENSIBILE AI FRONTI, in base alla quale il *fronte attivo* del *segnale di clock* determina gli istanti di tempo in cui può avvenire la memorizzazione della transizione nel nuovo stato della rete con la scrittura dei valori nei registri.

Lo schema della CPU riportato nel paragrafo precedente si basa su un approccio di implementazione detto **A CICLO SINGOLO**, che consente di rendere più chiara la descrizione del processo di esecuzione delle singole istruzioni.

In base a questo approccio le operazioni relative alla esecuzione di una istruzione avvengono tutte all'interno di un unico ciclo di *clock*, che quindi deve essere di durata sufficiente sia per completare tutte le elaborazioni dei segnali nella parte combinatoria della rete, sia per memorizzare lo stato successivo con la scrittura dei registri sul *fronte attivo* del *segnale di clock*, come indicato nel seguente esempio in cui il *fronte attivo* è quello di discesa:



Dal punto di vista delle *prestazioni* questo approccio non è conveniente perché le istruzioni non hanno la stessa durata di esecuzione.

Infatti, la durata del ciclo di *clock* dovrà essere stabilità sulla base dell'istruzione che richiede il massimo tempo di esecuzione.

Di conseguenza si ha uno spreco di tempo nella esecuzione di un'istruzione più breve che, pur richiedendo un tempo minore, occupa comunque un intero ciclo di *clock*.

Successivamente presenteremo un secondo approccio alla implementazione della CPU che cerca di risolvere questo problema per migliorare le prestazioni *Hardware*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Prelievo ed Esecuzione dell'istruzione

Il processo di esecuzione di una istruzione è costituito da una serie di operazioni che sono svolte in base ad un ordine precisamente definito.

Tutte le istruzioni iniziano allo stesso modo, effettuando la seguente operazione che prende il nome di fase di **PRELIEVO**

dell'istruzione (in inglese *FETCH*):

accesso alla Memoria Istruzioni utilizzando l'indirizzo contenuto nel registro *Program Counter* (Contatore di Programma) e **lettura** dell'istruzione memorizzata a tale indirizzo.

La fase di Prelievo rende disponibile la sequenza dei 32 bit che rappresenta in *Linguaggio Macchina* l'istruzione da eseguire.

I bit dei campi del formato dell'istruzione vengono letti per ricavare le informazioni necessarie per le successive operazioni che prendono il nome di fase di **ESECUZIONE** (in inglese *EXECUTE*):

- LETTURA ANTICIPATA del contenuto di due Registri del processore che potranno essere operandi dell'operazione da eseguire, utilizzando indirizzi di 5 bit nei campi dell'istruzione,
- CALCOLO da parte dell'*Unità di Controllo* dei valori dei segnali di controllo da inviare ai circuiti dell'*Unità di Elaborazione Dati* (*datapath*), utilizzando i 6 bit del campo *Codice Operativo*.
- AGGIORNAMENTO dell'indirizzo nel *Program Counter*,
- ESECUZIONE da parte dell'*Unità di Elaborazione Dati* (*datapath*) delle operazioni relative all'istruzione in base ai valori dei segnali di controllo calcolati dall'*Unità di Controllo*,
- SCRITTURA dei valori nei Registri.

OSSERVAZIONE

La LETTURA ANTICIPATA del contenuto di due Registri utilizzando indirizzi di 5 bit disponibili nei campi dell'istruzione prelevata avviene **prima** che l'*Unità di Controllo* abbia calcolato i valori dei *segnali di controllo* in base al *Codice Operativo*.

L'utilizzazione che verrà fatta di questi contenuti sarà determinata dal valore dei *segnali di controllo*.

Nel caso delle istruzioni che non utilizzano valori contenuti in Registri, come ad esempio il salto incondizionato *jump*, la lettura effettuata sarà stata inutile, ma non avrà determinato spreco di tempo perché avvenuta contemporaneamente ad altre operazioni relative alla esecuzione dell'istruzione.

Questo concetto di ***contemporaneità*** sarà impiegato più ampiamente in un diverso approccio alla implementazione della CPU che consente un miglioramento delle prestazioni *Hardware*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).